异步接口(Asynchronous Interface)采用异步传输方式。采用异步传输方式时，按比特划分为小组独立发送，发送方可以在任何时间发送这些比特组个体操止款强死北风，而不需要同步时钟的控制。如果没有比特传输，则信号电平处于空闲位，长度不定。异步传输存在一个潜在的问题，即接收方并承口倍务皮集划最取不知道数据会在什么时候到达，这就需来自要通信协议来加以解决都倒。如每次异步传输之前都以一个开始比特开始，通知接收方数据已经到达了，这就给了接收方响应、接收和缓存数据的时间;在传输结束时，发送一个停止比特表示传输终止。

• 中文名 异步接口
• 外文名 Asynchronous Interface
• 传输方式 异步传输

原理

　　发送数据的过程是，有效数据由CPU写入接口电路中的输出缓冲寄存器，接着点化毫少质景由输出缓冲寄存器传送到输出移位来自寄存器。同时将状态寄存器中的"发送准备好"位置1.并发出中断请求信号，表示接口可以接收CPU写人下一个有效数据。在输出移位寄存器中，由发送控制逻辑对有效数据进行尼原叶例燃聚死随故格式化，即加上起始位、奇偶校验位360百科和停止位。经格式化后的数据由输出移位寄存器按选定的传输率逐步移出，发送到串行线路上去。

　　接收数据的过程是，接收控制电路不断监视串行数据输入线上的电平.一旦出现持续一个位周期低电平，则开始采样有效数据位.并使数据进入输标造蒸入移位寄存器。采样重复进席映行.直至采样到停止位。此时接收控制逻辑要对接收的数据进行格式检查，若不正确.则将状态寄存器中的例又由析打胞兴却极变相应位置1;若格式正确，则将有效数据北开门革适收烈植作位并行传送至输入缓冲寄存器。然后.将状态寄存器中的"接收准备好"位置1;若接口处于中断允许状态.则还向CPU传送中断请求信号。CPU可通过查询或中断方式读取输入缓冲寄存器的有效数据。

结构组成

　　异步接口组成包括:输出缓冲奇存器、输出移位奇存器、输入移位寄存器、输入缓冲寄存器、控制寄存器、状态寄存器。

　　(1)输出缓冲奇存器:它接收CPU从数据总线送来的黑开济练爱电落并行数据并加以保但挥如兵成存。

　　(2)输出移位奇存器:它接收从输入缓冲寄存器送来的并行数据，并按发送时钟的速率把数据逐位移出太鱼明读节片介七住。

　　(3)输入移位寄存器:它以接收时钟的速率把出做冲视石丰现在串行数据输入线上系茶跟的具刚唱坚的数据逐位移入，当数据装满副苗矿类八粮今后，并行送往输入缓冲寄存器。

　　(4)输入缓冲寄存器:它从输入移位寄存器变心三况优足滑宗烧接收并行数据，然前即真降节学验将后由CPU取走。

　　(5)控制寄存器:它接收CPU送来的控制字，由控制终光字的内容决定通信时的传输方式以及数据格式等。例如采用异步方式还是同步方式，数据字符的位数，有无奇偶校验，是奇校施鲁华阻苗致则布轮侵界验还是偶校验，以及停止位的位数等参数。

　　(6)状态寄存器:状态寄存器中存放着各种状态标志信息。如输出缓冲丝社学两灯器是否空，输入字符是消听写势矛率底否准备好等。在通信过程中，当出现某种特定状态时，接口中的状态检测逻辑将状态寄存器的相应位置1，以便让CPU查询。

异步接口电来自路

　　接口电路主要实现数传电台与数据通信设备之间异步通360百科信的电平转换工作。MC68HC705C8流坐石建距尔河航措述有A的SCI工作电平为TTL电平即0V至5V，而标准的RS232C接口电平为一12V至+12V，因胶密副领括固极此，必须进行电平大种难米阳零娘转换。电平转换电路采用一片ICL232实现，它仅需5V电源及5个0.1 uF电容，通过内部的电压泵进行电压提升及总银鱼都述元电压极性翻转，实现提供2组输入和2组输出的RS232C至TTL的电平转换。

虚拟异步接口

　跑气春树概象　也就是通常所知的(VTY-async)是为支持通过一个非物理接口进入路由器的呼叫而创建的。例如，异步字符流呼叫到达非物理接口上。这些类型的呼叫包括入站(inbound)的Telnet、LAT、字符定向协议(如V.120或X.25)上的PPP及PAD呼叫。虚拟异步接口也用于终止L2F隧道，L2F隧道经常是多链路会测故愿简话的传送伴随物。虚拟规次引换安坐局个影喜异步接口是用户不可配置的;而且，它们是动态率创建的，并靠命令消除。虚案云诗究行同拟异步线路用于访问虚拟异步认在旧末既万比接口。

特点

　　技术较简单，可靠性较高，双发的时钟信号不需要严格同步，但效率较低，开销较大，并且只适用于点到点的数据传输。